No contexto da arquitetura interna de microprocessadores e da execução de instruções, o pipeline é uma técnica que permite a sobreposição de estágios. Acerca do funcionamento técnico e das falhas de fluxo (hazards) associadas, registre V, para as afirmativas verdadeiras, e F, para as falsas:  (__)O hazard de dados ocorre quando uma instrução depende do resultado de uma instrução anterior que ainda não completou sua execução através de todos os estágios do pipeline, podendo ser mitigado por técnicas de adiantamento (forwarding). (__)O hazard de controle é provocado por instruções de desvio condicional, em que o endereço da próxima instrução a ser buscada é desconhecido até que a condição seja avaliada, resultando frequentemente em bolhas (stalls) ou uso de previsão de desvio. (__)A execução fora de ordem (Out-of-Order Execution) é uma técnica de hardware que visa aumentar a profundidade do pipeline para reduzir o consumo de energia, independentemente do ganho de ciclos por instrução (Cycles Per Instruction − CPI). (__)O hazard estrutural surge quando o hardware disponível não é suficiente para suportar todas as combinações possíveis de instruções em execução simultânea, como o acesso simultâneo à memória única para busca de instrução e dado. (__)A unidade lógica e aritmética (Arithmetic Logic Unit − ALU) é o componente responsável exclusivo pela decodificação de instruções complexas em arquiteturas de conjunto de instruções reduzido (Reduced Instruction Set Computer − RISC). Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo: