Questões de Concursos Públicos - FUMARC - 2018 - CEMIG - MG - Engenheiro de Telecomunicações JR

Considerando que a resistência do voltímetro V1 do circuito abaixo é infinita, a tensão medida pelo mesmo é:

Considerando que a resistência do amperímetro A1 do circuito abaixo é nula, a corrente medida pelo mesmo é:

O circuito abaixo foi testado com dois valores diferentes de R1. Para R1 = 500 Ω foi medida a corrente I1 igual a 10 mA e, para R1 = 80 Ω, foi medida a corrente I1 igual a 25 mA. Com base nessas informações, podemos dizer que os valores da fonte de tensão Vx e do resistor Rx são, respectivamente: 

A fonte do circuito abaixo fornece uma tensão alternada senoidal com valor eficaz igual a 100 volts e frequência angular igual a 100 rad/s. O valor do indutor L que faz com que a corrente i(t) esteja em fase com a tensão v(t) é:

O circuito abaixo funciona com um filtro. Quando a frequência do sinal de entrada é variada desde zero até um valor infinitamente elevado, podemos afirmar que a defasagem da tensão de saída vo(t) em relação à tensão de entrada vl(t) varia entre:

O primário do transformador do circuito abaixo está alimentado com uma tensão alternada senoidal com valor eficaz igual a 127 V e frequência igual a 60 Hz. Tanto o transformador quanto os diodos devem ser modelados como ideais. Se o diodo D1 for retirado do circuito, é INCORRETO afirmar:

O transistor do circuito abaixo tem as seguintes características: VBE = 700mV e hFE = β = 120. Esse transistor deve ser polarizado para trabalhar em classe A, com VCE = VCC/2. De acordo com as informações fornecidas, o valor do resistor RB é:

No circuito abaixo, considere o amplificador operacional ideal alimentado com umafonte simétrica de ± 15 V e com valor de saturação da saída igual à tensão dealimentação. De acordo com o gráfico da função de transferência mostrado, o valordo resistor RX é:

Em relação aos circuitos abaixo, podemos afirmar que são funcionalmente equivalentes os circuitos

No circuito abaixo, o sinal de entrada R fica em nível lógico ‘0’ por 10 ms após a energização do circuito, permanecendo após esse tempo em nível lógico ‘1’. O sinal de entrada C, inicialmente em nível lógico ‘0’, troca de valor a cada 50 ms. Decorridos 480 ms após a energização do circuito, o estado lógico do conjunto das saídas Q2, Q1 e Q0, nessa ordem, é: